近期，半导体制造巨头台积电在北美技术研讨会上分享了其下一代芯片制造技术的最新进展，透露了关于2纳米（N2）工艺及后续技术的详细信息。
据悉，台积电计划在今年下半年正式投入量产其N2芯片。这是该公司首次采用全环绕栅极（GAA）纳米片晶体管技术，标志着台积电在芯片制造技术上迈出了重要一步。N2工艺作为台积电全新的工艺技术，采用了创新的纳米片或环绕栅极设计，旨在进一步提升芯片的性能和能效。
目前，台积电的N3系列（即3纳米工艺）已经包含了量产的N3和N3E版本，并且还在规划推出N3P、N3X、N3A以及N3C等多个衍生版本。而N2工艺作为台积电下一代的核心技术，相较于前代技术，能够在保持相同功耗的情况下实现10%-15%的速度提升，或者在保持相同速度的情况下降低20%-30%的功耗。与现有的N3E工艺相比，N2工艺的性能提升了10%-15%，功耗降低了25%-30%，同时晶体管密度也增加了15%。
台积电还透露，N2工艺的晶体管性能已经接近预期目标，256Mb SRAM模块的平均良率超过了90%。随着N2工艺逐渐进入量产阶段，其工艺成熟度也将不断提升。台积电预计，在智能手机和高性能计算应用的推动下，2纳米技术的流片数量在投产初期将超过3纳米和5纳米技术。
在N2工艺的基础上，台积电还推出了N2P作为N2系列的进一步优化版本。N2P将在N2的基础上进一步提升性能和功耗表现，并计划于2026年投入生产。而在N2P之后，台积电将进入更为先进的A16（即1.6纳米）节点。
A16工艺的核心技术特点之一是采用了超级电轨架构，也称为背面供电技术。这种创新技术通过将供电网络移至晶圆背面，释放了更多的正面布局空间，从而提升了芯片的逻辑密度和整体效能。据台积电介绍，与N2P相比，A16在相同电压和设计条件下可以实现8%-10%的性能提升；在相同频率和晶体管数量下，功耗则能降低15%-20%，密度提升范围为1.07-1.10倍。A16工艺特别适合用于信号路由复杂且供电网络密集的高性能计算（HPC）产品，计划于2026年下半年开始量产。
台积电表示，通过推出N2、N2P、A16及其相关衍生产品，将进一步巩固其在半导体制造领域的技术领先地位，为未来的增长奠定坚实基础。
