台积电在新竹宝山工厂的2nm芯片试产进程传来捷报，据最新消息透露，该批次的良率已突破60%，远远超出了公司内部预设的期望值。不仅如此，台积电还计划在明年上半年将2nm试产的步伐扩展至高雄工厂。
在半导体制造业中，达到70%甚至更高的良率是批量生产芯片的关键门槛。从台积电目前的进展来看，在正式进入大规模量产之前，他们完全有信心将2nm芯片的良率提升至满足量产要求的水平。
随着2nm技术的逐步推进，其成本也随之飙升。据透露，台积电2nm晶圆的价格预计将超过3万美元，与之相比，当前3nm晶圆的价格区间大约在1.85万至2万美元之间。这意味着，2nm工艺的成本将大幅提升。
然而，值得注意的是，台积电的实际订单报价并非一成不变，而是会根据具体的客户和订单量进行调整。因此，虽然3万美元的报价被提及，但这只是一个大致的参考数字，实际价格可能因各种因素而有所不同。
回顾台积电的发展历程，从2004年发布90nm芯片至今，其晶圆报价经历了显著的增长。特别是当制程技术演进至10nm后，报价更是大幅跃升至6000美元。进入7nm和5nm制程时代后，报价更是突破了万元大关，5nm晶圆的报价甚至高达16000美元。而这一切还未计入台积电2023年6%的价格涨幅。
今年10月，高通和联发科等芯片巨头纷纷将旗舰产品转向3nm工艺制程，这一转变直接引发了相关终端产品的涨价潮。半导体行业专家预测，由于先进制程的报价居高不下，芯片制造商的成本压力巨大，他们很可能会将这种压力转嫁给下游客户或终端消费者。
在2nm制程节点上，台积电将首次采用Gate-all-around FETs晶体管技术，并且N2工艺还将与NanoFlex技术相结合，为芯片设计师提供了更加灵活的设计选项。
与现有的N3E工艺相比，N2工艺在相同功率下预计能实现10%到15%的性能提升，或者在相同频率下将功耗降低25%到30%。同时，晶体管密度也将得到15%的提升。
