日本先进半导体制造商Rapidus与全球芯片电子设计自动化（EDA）及知识产权（IP）领域领军企业Cadence达成一项重要合作协议，双方将共同推进人工智能（AI）技术在先进制程系统级芯片（SoC）设计中的应用，旨在显著缩短芯片设计周期。
作为合作的核心内容，Rapidus为其AI辅助设计解决方案产品线Raads引入了两项创新工具——Raads Navigator和Raads Indicator。这两款工具将与Cadence的InnoStack AI Super Agent深度集成，构建起覆盖SoC设计全流程的智能体设计编排系统。该系统能够自动协调从早期架构探索到最终设计验收的各个环节，实现设计任务的智能化调度与优化。
据技术团队介绍，此次集成创新通过在设计生命周期中嵌入数据驱动的优化机制，有效应对了先进制程节点带来的设计复杂性挑战。系统可实时分析设计参数与工艺约束条件，自动生成最优设计路径，在提升设计可预测性的同时，将工程团队的重复性工作量减少约40%。这一突破为缩短整体设计周转时间（TAT）提供了关键技术支撑。
Rapidus官方表示，通过与Cadence的技术协同，其目标是将7纳米及以下先进制程的SoC设计周期压缩50%。这一变革不仅将加速新一代AI芯片、高性能计算芯片的研发进程，更为半导体行业应对摩尔定律放缓挑战提供了新的解决方案。目前双方已启动联合测试验证，首批集成工具预计将在年内面向特定客户开放试用。
