全球半导体制造领域迎来重要技术合作进展。ASML近日宣布，已与三家顶尖先进制程企业达成战略协议，共同推动High NA EUV光刻图案化系统的技术升级。此次合作的核心目标是实现光刻掩膜从传统6英寸向12英寸的跨越式转型，这一变革将显著提升光刻设备的生产效能，同时有效降低芯片制造的单位成本。
据技术团队介绍，当前6英寸掩膜方案在处理复杂芯片图案时存在"半场拼接"的技术瓶颈，导致光刻精度与效率难以兼顾。通过采用12英寸掩膜技术，单次曝光面积可扩大至原有方案的四倍，不仅能减少拼接次数，还能将设备利用率提升至新高度。这项突破性技术将首先应用于存储芯片与逻辑芯片两大领域。
在具体应用时间表方面，三星电子已明确将在2028年把High NA EUV技术全面导入DRAM内存的量产流程。该公司技术负责人表示，12英寸掩膜技术将助力其开发新一代1γ纳米级DRAM产品，预计可使单芯片容量提升50%以上。与此同时，台积电宣布计划自2031年起，在2纳米及以下先进逻辑制程中逐步采用该技术，为3D晶体管架构的持续演进提供关键支撑。
